Поиск :
Личный кабинет :
Электронный каталог: Царев, М. Д. - Разработка цифрового блока верификации параметризированной ячейки кэш памяти
Царев, М. Д. - Разработка цифрового блока верификации параметризированной ячейки кэш памяти
Нет экз.
Электронный ресурс
Автор: Царев, М. Д.
Разработка цифрового блока верификации параметризированной ячейки кэш памяти : студенческая научная работа
Издательство: [Б. и.], 2020 г.
ISBN отсутствует
Автор: Царев, М. Д.
Разработка цифрового блока верификации параметризированной ячейки кэш памяти : студенческая научная работа
Издательство: [Б. и.], 2020 г.
ISBN отсутствует
На полку
Электронный ресурс
Царев, М. Д.
Разработка цифрового блока верификации параметризированной ячейки кэш памяти : студенческая научная работа. – Самара : [Б. и.], 2020. – 57 с. : ил., табл., диагр. – URL: https://biblioclub.ru/index.php?page=book&id=595768. – Режим доступа: электронная библиотечная система «Университетская библиотека ONLINE», требуется авторизация . – Библиогр.: с. 56-57. – На рус. яз.
В работе рассматриваются методы верификации кэш памяти и встроенные системы самотестирования.Цель работы – анализ существующих методов верификации, выбор наиболее актуального метода и его оптимизация, разработка блока верификации реализующего оптимизированный метод к кэш памяти. В результате работы был оптимизирован алгоритм тестирования кэш памяти. Разработана поведенческая модель, описанная на языке Verilog, встроенной системы самоконтроля (BIST), реализующая оптимизированный алгоритм. Проведена симуляция работы системы и ее логический синтез.
Царев, М. Д.
Разработка цифрового блока верификации параметризированной ячейки кэш памяти : студенческая научная работа. – Самара : [Б. и.], 2020. – 57 с. : ил., табл., диагр. – URL: https://biblioclub.ru/index.php?page=book&id=595768. – Режим доступа: электронная библиотечная система «Университетская библиотека ONLINE», требуется авторизация . – Библиогр.: с. 56-57. – На рус. яз.
В работе рассматриваются методы верификации кэш памяти и встроенные системы самотестирования.Цель работы – анализ существующих методов верификации, выбор наиболее актуального метода и его оптимизация, разработка блока верификации реализующего оптимизированный метод к кэш памяти. В результате работы был оптимизирован алгоритм тестирования кэш памяти. Разработана поведенческая модель, описанная на языке Verilog, встроенной системы самоконтроля (BIST), реализующая оптимизированный алгоритм. Проведена симуляция работы системы и ее логический синтез.